- 资讯公开站Digitimes
DIGITIMES：AI扩展正从芯片微缩转向系统集成
DIGITIMES Insight: AI scaling is moving from chip shrinkage to system integration
台积电表示，AI性能提升的下一阶段将更多依赖多芯片、内存与先进封装的系统级整合，而非单一芯片微缩，这可能重塑半导体竞争格局。
- 资讯公开站Digitimes
AI热潮推动显示厂商以玻璃基板和Micro LED进军半导体
AI boom draws display makers into semiconductors with glass core substrates and Micro LED
AI推动半导体进入新增长周期，为传统面板厂商创造进入半导体的机会。这些公司正将业务延伸至先进封装和光学连接等新兴领域。
- 资讯公开站Digitimes
全球芯片竞赛中，新加坡押注关键成熟技术
In global semiconductor race, Singapore bets on critical, mature technologies
在全球半导体供应链持续重构之际，新加坡聚焦先进封装、异质集成、硅光子和光互连，力图发挥近六十年制造与供应链经验。
- 资讯公开站gnews_micron_ir
美光在新加坡动工兴建新的 HBM 先进封装设施
Micron Breaks Ground on New HBM Advanced Packaging Facility in Singapore - investors.micron.com
- 资讯公开站rss_gf_news
基于9SW平台的SLATE™先进封装技术，解锁更小、更智能的射频前端
Unlocking smaller, smarter RF front-ends with SLATE™ advanced packaging technology on 9SW
- 资讯公开站rss_gf_news
拉伸天线：在9SW上采用9SW与SLATE™先进封装技术的先进天线调谐
Stretching the antenna: Advanced antenna tuning with 9SW and SLATE™ advanced packaging technology on 9SW
- 资讯公开站Digitimes
先进封装转向系统集成，AI重燃半导体人才吸引力
Advanced packaging shifts toward system integration as AI renews semiconductor talent appeal
在9月25日新加坡Innovate Together 2026会议上，A*STAR微电子研究院、KLA、ASM International、新加坡国立大学、SHINE中心与ASMPT的高管和研究人员讨论了先进封装的演进。
- 资讯公开站Digitimes
突破16层：HBM堆叠考验先进封装设备商
Beyond 16 layers: HBM stacks test advanced packaging equipment makers
在9月25日新加坡Innovate Together 2026会议上，ASM、ASMPT与KLA等设备商表示，下一代先进封装挑战已从单台工具性能扩展至混合键合、界面材料与缺陷管理。
- 资讯公开站rss_digitimes
CoWoS 背后（上）——一场 0% 良率危机如何促成台积电首个先进封装胜局
Behind CoWoS (part 1)—How a 0% yield crisis led to TSMC's first advanced packaging win
在近期 DIGITIMES 播客的一次采访中，国际微电子与封装学会（IMAPS）主席、曾长期担任台积电先进封装高管的郑信普博士回顾了 CoWoS 的早期开发历程。在本系列两部分的第一篇中，郑信普详述了一场关键的薄中介层危机如何迫使台积电与赛灵思携手创新，从而为现代先进封装奠定基础。
- 资讯公开站google_news_tsmc
CoWoS 背后（上）——0% 良率危机如何促成台积电首个先进封装胜利
Behind CoWoS (part 1)—How a 0% yield crisis led to TSMC's first advanced packaging win - digitimes
- 资讯公开站digitimes_rss
新加坡打造芯片产业品牌，力图从制造向更高端迈进
Singapore brands its chip sector as it tries to move up from manufacturing
新加坡正深化与Applied Materials、KLA、GlobalFoundries等企业在先进封装和硅光子学领域的半导体研发合作，以制造业为基础强化产业地位。
- 资讯公开站Digitimes
CoWoS幕后（上）：0%良率危机如何成就台积电首个先进封装突破
Behind CoWoS (part 1)—How a 0% yield crisis led to TSMC's first advanced packaging win
IMAPS主席、台积电前先进封装资深高管郑新普博士在DIGITIMES播客访谈中回顾CoWoS早期开发，讲述0%良率危机如何促成台积电首个先进封装成功。
- 资讯公开站Semiconductor Engineering
单一基板不再通吃一切
One Substrate No Longer Rules Them All
摘要显示，半导体工程文章指出，随着封装尺寸增大、布线精度提升以及功能嵌入需求增加，先进基板正从通用化设计转向针对特定应用的定制化方案，单一基板不再能覆盖所有场景。
意义：对芯片设计与封装开发者而言，意味着需更早考虑基板定制，推动设计与制造协同优化。
- 资讯公开站Semiconductor Engineering
3D芯片推动EDA进入新领域
3D Chips Push EDA Into New Territory
摘要显示，随着AI芯片转向堆叠式、基于chiplet的架构，EDA供应商正在重新改造成熟工具，以支持跨域分析、更快的设计空间探索以及代理式AI辅助。此举旨在应对3D集成带来的设计复杂性挑战。
意义：EDA工具向跨域分析和AI辅助演进，将直接影响3D芯片与chiplet设计的效率，降低先进封装设计门槛。
- 资讯公开站Semiconductor Engineering
3D异质集成系统中的多千瓦功率传输设计（明尼苏达大学）
Designing Multi-kW Power Delivery In 3D Heterogeneously Integrated Systems (U. of Minnesota)
摘要显示，明尼苏达大学研究人员发表技术论文《面向先进3D异质集成的多千瓦供电方法》，指出计算能力强大的系统需要大量电力，高功率密度和引脚数瓶颈使可靠稳健的供电成为重大挑战，论文概述了相关方法。
意义：3D chiplet系统功耗持续攀升，供电与引脚瓶颈正成为先进封装设计的核心约束，该方向值得开发者关注。
- 资讯公开站Semiconductor Engineering
芯片行业技术论文汇总：9月22日
Chip Industry Technical Paper Roundup: Sept. 22
摘要显示，本期芯片行业技术论文汇总涵盖多个方向：面向2.5D/3D IC的AI热建模、chiplet与AI加速器协同设计、BEOL热导率、基于智能体的DRC修复、面向密集布线的强化学习、面向数字EDA的LLM编排，以及用于神经形态计算的chiplet互连。内容以论文标题式列举为主，未提供具体数据或结论。
意义：反映AI正加速渗透芯片热管理、物理验证、布线及EDA流程编排等关键环节，为开发者指明先进封装与AI辅助设计的技术趋势。
- 资讯公开站google_news_tsmc
传英特尔与台积电均有意拉拢台湾友达，先进封装话题带动股价放量大涨逾9%
Taiwan's AUO reportedly courted by both Intel and TSMC; advanced packaging buzz sends shares surging over 9% on heavy volume - finance.biggo.com
- 资讯公开站google_news_tsmc
台积电百埔计划：先进封装，藏于明处｜产业｜2026-09-21｜仅网络版 - 天下杂志
TSMC's Baipu Plan: Advanced Packaging, Hidden in Plain Sight｜Industry｜2026-09-21｜web only - 天下雜誌
- 资讯公开站google_news_tsmc
台湾动工兴建以台积电为核心的先进封装园区
Taiwan breaks ground on advanced packaging park anchored by TSMC - TradingView
- 资讯公开站Semiconductor Engineering
为什么封装数字孪生如此难以构建
Why Package Digital Twins Are So Hard To Build
摘要显示，封装数字孪生模型的构建面临挑战，核心在于模型必须与实际制造过程保持同步。文章指出，模型若不能反映制造实际建造的内容，其价值将受限。目前该领域仍需解决同步难题，以实现数字孪生在封装环节的有效应用。
意义：对芯片封装开发者而言，数字孪生若无法与制造实际同步，将难以用于工艺优化和良率提升，影响先进封装的效率。
- 资讯公开站Semiconductor Engineering
负膨胀材料抵抗翘曲
Negative Expansion Materials Resist Warpage
摘要显示，半导体工程领域正在关注利用负膨胀材料来抵抗封装翘曲。文章指出，模塑化合物和底部填充胶（underfill）可以通过负膨胀特性改善热稳定性，从而减少因热膨胀系数不匹配导致的晶圆级或芯片级封装变形问题。
意义：封装翘曲是先进封装良率的关键瓶颈，负膨胀材料为热管理提供新思路，值得器件与封装工程师关注。
- 资讯公开站Semiconductor Engineering
AI的存储问题本质上是封装问题
AI’s Storage Problem Is a Packaging Problem
摘要显示，随着 AI 对存储容量与带宽需求攀升，NAND 的瓶颈正从制程转向封装。文章围绕更薄的晶粒、更高的堆叠层数以及混合键合技术展开，说明这些封装手段如何支撑 NAND 进入 AI 时代。
意义：提示开发者与 AI 基础设施从业者：存储容量与带宽的突破将更多依赖先进封装，而非单纯制程微缩。
- 资讯公开站Semiconductor Engineering
从硅到系统：异构集成作为AI性能引擎
From Silicon To Systems: Heterogeneous Integration As The Engine Of AI Performance
摘要显示，随着AI算力需求增长，异构集成与基于芯粒（chiplet）的系统正成为提升性能的关键路径。文章指出，设计空间探索必须成为先进封装与芯粒系统开发的核心能力，以应对从单一芯片向系统级设计的转变。
意义：提示开发者：AI性能提升正从制程微缩转向先进封装与芯粒异构集成，设计空间探索工具与方法学将成为关键竞争力。
