- 资讯公开站Semiconductor Engineering
PCIe 8.0 over UCIe 3.0：将成熟协议带入Chiplet时代
PCIe 8.0 Over UCIe 3.0: Bringing A Proven Protocol Into The Chiplet Era
- 资讯公开站EE Times
AI推动更大更密封装，给设备商带来新挑战
AI Drives Larger, Denser Packaging, Raising New Challenges for Equipment Makers
在A*STAR的Innovate Together 2026上，行业专家探讨了面向AI的封装、混合键合、光学互连和工艺控制。
- 资讯公开站Digitimes
是方电讯与谷歌云推出备份服务以增强海缆韧性
Chief Telecom, Google Cloud launch backup services to bolster cable resilience
是方电讯9月30日表示，正与谷歌云合作整合国际海底电缆资源并部署跨站点互连（CSI）技术，旨在推出多元化跨境海缆服务以增强数字韧性。
- 资讯公开站Digitimes
全球芯片竞赛中，新加坡押注关键成熟技术
In global semiconductor race, Singapore bets on critical, mature technologies
在全球半导体供应链持续重构之际，新加坡聚焦先进封装、异质集成、硅光子和光互连，力图发挥近六十年制造与供应链经验。
- 资讯公开站iccircle_rss
【VISION GUIDE - 36】片上网络 NoC 大科普
【关键词】#前端 #NoC。【摘要】基于NoC的多处理器系统是一种使用网络互连的架构，将多核CPU、GPU、FPGA等处理器和加速器通过高带宽、低延迟的通信通道连接起来，实现高性能、可扩展的并行计算。它提供了灵活性、节能性和可靠性，适用于高性能计算、嵌入式系统等领域，加速图形处理、人工智能和机器学习等任务。
- 资讯公开站EE Times
Delos Data 以数据接口瞄准异构 AI
Delos Data Targets Heterogeneous AI with Data Interface
摘要显示，Delos Data 的 Apollo 芯片粒旨在桥接不同的端点语义与互连，构建一个跨越 GPU、加速器、CPU 和内存的低延迟域，从而应对异构 AI 计算场景。该方案试图解决多类型计算单元协同时的数据接口与延迟问题，但原文未披露具体性能指标或客户信息。
意义：异构计算中跨芯片数据接口与延迟是瓶颈，该方案若落地可简化多加速器协同，对 AI 基础设施开发者有参考价值。
- 资讯公开站Semiconductor Engineering
面向多裸片器件的片上网络（NoC）
A Network-on-Chip (NoC) For Multi-Die Devices
摘要显示，该文讨论面向多芯片粒（multi-die）器件的片上网络（NoC）设计，核心思路是通过稳定、不变的接口，将 NoC 原生的分组化（packetized）流量直接跨芯片粒边界传输，从而避免协议转换带来的开销。
意义：对做 Chiplet/多die 互联的开发者有参考价值：用统一不变接口直传 NoC 分组，可简化 die 间互连、降低转换开销。
- 资讯公开站Semiconductor Engineering
从测试压缩到分层互连：为AI与HPC器件扩展SoC测试
From Test Compression To Hierarchical Connectivity: Scaling SoC Test For AI And HPC Devices
摘要显示，在AI与HPC芯片中，随着测试数据量增长，压缩虽能减少数据量，但测试数据的高效分发同样关键。文章讨论从测试压缩向分层连接架构演进，以应对大规模SoC测试挑战。
意义：AI/HPC芯片测试复杂度上升，分层连接与压缩协同设计成为提升测试效率、降低测试成本的关键方向。
- 资讯公开站Semiconductor Engineering
芯片行业技术论文汇总：9月22日
Chip Industry Technical Paper Roundup: Sept. 22
摘要显示，本期芯片行业技术论文汇总涵盖多个方向：面向2.5D/3D IC的AI热建模、chiplet与AI加速器协同设计、BEOL热导率、基于智能体的DRC修复、面向密集布线的强化学习、面向数字EDA的LLM编排，以及用于神经形态计算的chiplet互连。内容以论文标题式列举为主，未提供具体数据或结论。
意义：反映AI正加速渗透芯片热管理、物理验证、布线及EDA流程编排等关键环节，为开发者指明先进封装与AI辅助设计的技术趋势。
- 资讯公开站Semiconductor Engineering
预测先进BEOL互连叠层的热导率（北京大学）
Predicting Thermal Conductivity in Advanced BEOL Interconnect Stacks (Peking University)
摘要显示，北京大学研究人员发表技术论文，提出一种结构感知的热导率建模框架，用于先进技术节点中BEOL互连堆叠的热导率预测。该框架基于大量逐层热测量数据构建，旨在应对BEOL结构日益复杂带来的建模挑战。
意义：BEOL热管理是先进制程性能与可靠性的关键瓶颈，该框架为芯片热仿真与设计提供可参考的建模方法。
- 资讯公开站Semiconductor Engineering
统一Chiplet网络扩展神经形态计算系统（海德堡大学）
Unified Chiplet Network Scales Neuromorphic Computing Systems (Heidelberg University)
摘要显示，海德堡大学研究人员发表技术论文《面向基于芯粒扩展 BrainScaleS 神经形态系统的统一互连网络》，提出芯粒设计相比单片扩展具有成本和灵活性优势，可应对模拟设计扩展难题；实现基于芯粒的 BSS-2 架构需要相应的互连网络。
意义：为神经形态计算提供可扩展的芯粒互连方案，对模拟计算与 chiplet 架构开发者有参考价值。
- 资讯公开站ScienceDaily Matter & Energy
加州理工微型新芯片可在74飞秒内操控光
Caltech’s tiny new chip can steer light in 74 quadrillionths of a second
摘要显示，加州理工学院研发出一款新型器件，利用另一束光与纳米级硅超表面，可在仅 74 飞秒内改变光束方向。该成果有望为光子通信、计算与传感技术带来显著更快的速度。
意义：全光超快光束调控若可集成，将推动光互连、光子计算与超快传感的性能上限。
- 资讯公开站Nature News
单晶纳米薄膜的异质光子集成
Heterogeneous photonic integration of single-crystalline nanomembranes
该研究探索将单晶纳米薄膜异质集成到光子平台上，以结合不同材料的优异光学性能。由于未提供具体摘要内容，具体材料体系、集成工艺与性能指标尚不明确，仅可确认其主题属于异质光子集成方向。
意义：异质集成是突破单一材料光子器件性能瓶颈的关键路径，对片上光互连与光计算有潜在价值。
- 资讯公开站ScienceDaily Matter & Energy
加州理工突破将光纤性能带到硅芯片
Caltech breakthrough brings fiber-optic performance to silicon chips
加州理工学院科学家在硅芯片上制备出超低损耗光通路，效率接近光纤，在可见光波段性能显著优于现有技术，有望推动更强激光器、微型原子传感器与原子钟、量子系统及更节能数据中心的发展。
意义：若可见光波段低损耗光路可集成到硅芯片，将利好光子集成、量子器件与低功耗数据中心互连。
- 开源项目公开站GitHub
claude-mem：为所有AI代理提供跨会话持久上下文记忆工具
thedotmack/claude-mem — Persistent Context Across Sessions for Every Agent – Captures everything your agent does during sessions, compresses it with AI, and injects relevant context back into future sessions. Works with Claude Code, OpenClaw, Codex, Gemini, Hermes, Copilot, OpenCode + More
claude-mem 是一个开源工具，旨在为 AI 代理提供跨会话的持久上下文记忆。它会捕获代理在会话期间的所有活动，利用 AI 进行压缩，并将相关上下文注入到未来的会话中。该工具支持多种代理，包括 Claude Code、OpenClaw、Codex、Gemini、Hermes、Copilot、OpenCode 等。目前该项目在 GitHub 上已获得 91537 颗星。
意义：该工具解决了AI代理在会话间丢失上下文的问题，通过自动记忆和注入，提升开发效率与交互连续性，对开发者构建长期任务代理具有重要意义。
