- 资讯公开站Digitimes
谷歌将首次把TPU送入轨道，测试太空AI计算
Google to test AI computing in space with first orbital TPU launch
谷歌准备首次将其自研AI加速器TPU送入近地轨道，探索AI计算能否从地面数据中心扩展到太空。CEO皮查伊近日宣布了这一计划。
- 资讯公开站Digitimes
2027年ASIC出货量超越GPU，ABF载板瓶颈转移
ASIC shipments top GPUs in 2027 as ABF substrate bottlenecks shift
2027年高端云AI加速器市场将发生结构性转变，ASIC总出货量首次超过GPU，受谷歌、亚马逊和华为产量上升推动，市场进入英伟达与ASIC双雄竞争格局。
- 资讯公开站EE Times
Astera Labs更新Leo控制器，瞄准内存瓶颈
Astera Labs’ Leo Controller Update Targets Memory Constraints
Astera Labs将Leo内存控制器与Scorpio交换芯片配合，使可扩展内存更接近AI加速器，以应对内存约束问题。
- 资讯公开站EE Times
IBM详述在印度的量子与AI进展
IBM Details Quantum, AI Developments in India
在SEMICON India 2026上，IBM的Rahul Rao介绍了印度在量子扩展、Qiskit教育和AI加速器方面的角色。
- 资讯公开站Semiconductor Engineering
芯片行业技术论文汇总：9月22日
Chip Industry Technical Paper Roundup: Sept. 22
摘要显示，本期芯片行业技术论文汇总涵盖多个方向：面向2.5D/3D IC的AI热建模、chiplet与AI加速器协同设计、BEOL热导率、基于智能体的DRC修复、面向密集布线的强化学习、面向数字EDA的LLM编排，以及用于神经形态计算的chiplet互连。内容以论文标题式列举为主，未提供具体数据或结论。
意义：反映AI正加速渗透芯片热管理、物理验证、布线及EDA流程编排等关键环节，为开发者指明先进封装与AI辅助设计的技术趋势。
- 资讯公开站Semiconductor Engineering
Chiplet协同设计框架降低AI加速器能耗与设计成本（密歇根大学）
Chiplet Co-Design Framework Reduces Energy and Design Costs for AI Accelerators (University of Michigan)
摘要显示，密歇根大学研究人员发表技术论文《Fengshui: Demystifying Chiplet Ecosystem and Bespoke Neural Network Accelerator Codesign》，提出名为Fengshui的芯粒生态与加速器协同设计框架，可联合优化芯粒池组成与定制专用集成电路（BASIC）设计，旨在降低AI加速器的能耗与设计成本。论文发布时间标注为2026年9月。
意义：芯粒与定制加速器协同优化，有望降低AI芯片设计门槛与能耗，为chiplet生态提供可复用方法论。
