- 资讯公开站Semiconductor Engineering
Chiplet协同设计框架降低AI加速器能耗与设计成本（密歇根大学）
Chiplet Co-Design Framework Reduces Energy and Design Costs for AI Accelerators (University of Michigan)
摘要显示，密歇根大学研究人员发表技术论文《Fengshui: Demystifying Chiplet Ecosystem and Bespoke Neural Network Accelerator Codesign》，提出名为Fengshui的芯粒生态与加速器协同设计框架，可联合优化芯粒池组成与定制专用集成电路（BASIC）设计，旨在降低AI加速器的能耗与设计成本。论文发布时间标注为2026年9月。
意义：芯粒与定制加速器协同优化，有望降低AI芯片设计门槛与能耗，为chiplet生态提供可复用方法论。
- 资讯公开站Semiconductor Engineering
统一Chiplet网络扩展神经形态计算系统（海德堡大学）
Unified Chiplet Network Scales Neuromorphic Computing Systems (Heidelberg University)
摘要显示，海德堡大学研究人员发表技术论文《面向基于芯粒扩展 BrainScaleS 神经形态系统的统一互连网络》，提出芯粒设计相比单片扩展具有成本和灵活性优势，可应对模拟设计扩展难题；实现基于芯粒的 BSS-2 架构需要相应的互连网络。
意义：为神经形态计算提供可扩展的芯粒互连方案，对模拟计算与 chiplet 架构开发者有参考价值。
- 资讯公开站Semiconductor Engineering
从硅到系统：异构集成作为AI性能引擎
From Silicon To Systems: Heterogeneous Integration As The Engine Of AI Performance
摘要显示，随着AI算力需求增长，异构集成与基于芯粒（chiplet）的系统正成为提升性能的关键路径。文章指出，设计空间探索必须成为先进封装与芯粒系统开发的核心能力，以应对从单一芯片向系统级设计的转变。
意义：提示开发者：AI性能提升正从制程微缩转向先进封装与芯粒异构集成，设计空间探索工具与方法学将成为关键竞争力。